Комбинационные логические схемы реферат

Posted on by prondiscboto

Смысл изменения заключается в изменении числа состояний счетчика, так как Ксч равен именно этому числу. В заключение напомним, что получение минимальных форм булевых функций в монофункциональном базисе можно представить следующим образом:. Если в исходной КС инверторы имеются, то в преобразованной КС число логических элементов по сравнению с исходной КС будет уменьшено ровно на число инверторов. В этом отношении тут нет принципиального различия с мультиплексорами. Выходные сигналы Q и , определяют состояние триггера. Синхронный JK-триггер ТВ1, изображенный на рисунке 3.

Триггеры относятся к классу последовательных схем автоматовзначение выходных сигналов которого зависят не только от значений входных сигналов, но и от последовательности их изменения. Триггер - элементарный цифровой автомат с двумя устойчивыми состояниями.

Одному состоянию присваивается значение 0, другому- 1. Состояние триггера и значение хранимой в нем информации определяется уровнем сигнала на прямом и инверсном Qвыходе. Если прямой выходQимеет потенциал, соответствующий логической 1, то комбинационные логические схемы реферат находится в единичном состоянии потенциал на инверсном выходеQсоответствует логическому 0. Структуру и работу такого триггера поясняет схема комбинационные логические схемы реферат рисунке 4.

Двоичный код поступает в параллельной форме на входы Х0, Х1, Х2, после чего на вход С подается тактирующий импульс, которым производится запись в соответствующий триггер.

Сдвигающий регистр — это группа триггеров, соединенных таким образом, что информация из каждого триггера может передаваться в следующий триггер, сдвигая код, записанный в регистре. В зависимости от направления сдвига различают регистры:.

Реферат: Цифровая схемотехника

Условное графическое обозначение сдвигающего вправо регистра показано на рисунке 4. Здесь стрелкой показано направление сдвига. На рисунке 4. Важной особенностью сдвигающих регистров является их исполнение на триггерах исключительно двухступенчатой MS-структуры.

По переднему фронту синхронизирующего импульса С информация со входа записывается в М-часть первого триггера, а с выхода первого — в М-часть второго, со второго — в третий и так далее. По спаду синхронизирующего импульса С информация переписывается и М-части в Комбинационные логические схемы реферат. Таким образом, информация сдвигается на один разряд после каждого синхронизирующего импульса.

Такой регистр сдвигает коды в одном направлении. Информация, поступившая на вход во время какого-либо такта, появится на выходе Qn сдвигающего регистра через n тактов. Если Qn считать старшим разрядом, то сдвиг данных происходит в сторону старших разрядов, т. Если Qn — младший разряд, то происходит сдвиг данных вправо от старших разрядов к младшим. В рассмотренном регистре запись информации производится по входу последовательным кодом разряд за разрядом.

Существуют регистры, которые могут сдвигать данные в обоих направлениях. Такие регистры называются реверсивными. Принцип построения реверсивных регистров показан на схеме, изображенной на рисунке 4. Направление сдвига задается сигналом, подаваемым на вход V. Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно-последовательной синхронной записью.

Такие регистры называются универсальными. Примером универсального регистра берлин германии реферат ИМС типа КИР1, условное графическое обозначение которого показано на рисунке 4. Это четырехразрядный сдвигающий регистр с возможностью последовательной и параллельной записи информации. Его функциональная схема показана на рисунке 4. Информационный вход V1 служит для занесения данных в последовательном коде, а входы D1—D4 — для занесения данных в параллельном коде.

Регистр может работать в четырех различных режимах, при которых выполняются: сдвиг кодов вправо, сдвиг кодов влево, параллельное занесение данных, хранение информации. Выбор того или иного из них осуществляется подачей соответствующего уровня логического сигнала на управляющий вход V2. Сдвиг на один разряд вправо осуществляется при каждом спаде тактирующего импульса на входе С1. Информация в виде четырехразрядного параллельного кода появится на выходах Q1,Q2,Q3,Q4 через четыре такта входного импульса.

При этом вход последовательного занесения V1 и вход тактирующих сигналов С1 отключаются. При организации сдвига кодов в сторону младших разрядов необходимо выполнить комбинационные логические схемы реферат соединения, показанные на рисунке 4.

Сдвиг кодов влево осуществляется при каждом спаде тактирующего импульса С2. Параллельная запись при сдвиге кодов влево комбинационные логические схемы реферат, поскольку каналы параллельного занесения используются для передачи данных от младших разрядов к старшим. Заметим, что в случае соединений, показанных на рисунке 4. Следовательно, сдвигающий регистр, изображенный на рисунке 4.

При поступлении на вход А напряжения, соответствующего уровню логической единицы, открывается транзистор VT4 и закрывается VT1, в результате чего напряжение на выходе будет соответствовать уровню логического нуля. Для записи одной и той же функции алгебры логики можно использовать много различных форм. Лысиков Б. Если, например, х - утверждение о наличии сигнала высокого уровня логической единицы , то y соответствует утверждению о наличии сигнала низкого уровня логического нуля.

Счетчики применяют не только для счета, но и для выполнения иных операций, которые можно свести к счету импульсов, а именно: преобразование количества импульсов в определенный код, деление частоты, суммирование или вычитание количества сигналов, распределение сигналов и т. Коэффициент счета равен количеству различных состояний счетчика. Именно столько необходимо импульсов, чтобы счетчик вернулся в исходное состояние.

При использовании счетчика в качестве делителя частоты частота следования выходных импульсов меньше частоты входных в Ксч. Максимальное число, которое может отобразить счетчик на комбинационные логические схемы реферат меньше, чем Ксч.

Основным элементом счетчиков является Т-триггер.

Урок 9. Комбинационные логические схемы. Математическая логика. Видеоуроки по информатике

На практике T-триггеры получают из D- или JK-триггеров. В суммирующем счетчике каждый счетный сигнал увеличивает число, записанное в счетчик на единицу прямой счетв вычитающем каждый счетный сигнал уменьшает содержимое счетчика на единицу обратный счет. Реверсивный счетчик — может выполнять как прямой, так и обратный счет.

Лекция 78. Комбинационные логические схемы. ДНФ

В таблицах 5. Если в качестве исходного состояния вычитающего счетчика выбрать десятичное число комбинационные логические схемы реферат двоичный кодто последовательность входных импульсов уменьшает содержимое счетчика вплоть допосле чего наступает переполнение, т. Если в качестве исходного состояния счетчика принять числото состояния выходов триггеров счетчика отображают отрицательное число сосчитанных импульсов, представленное в дополнительном коде.

В зависимости от способа построения цепей переноса различают счетчики с последова- тельным и параллельным переносом. Как следует из таблицы 5. Если использовать Т-триггеры, соединенные так, как показано на рисунке 5. На рисунке. Соответственно частота уменьшается в такое же количество раз, то есть делится на число, равное Ксч.

Это свойство положено в основу использования счетчиков в качестве делителя частоты. Возможен и другой вариант последовательного включения триггеров, когда их входы соединены с инверсными выходами предшествующих триггеров, как показано на рисунке 5. Так получают двоичный вычитающий счетчик, смена состояний которого показана в таблице образец титульного листа доклада в вузе. На рисунках 5.

Если в данной ситуации должны изменить свои состояния п триггеров, то для завершения этого процесса потребуется п интервалов комбинационные логические схемы реферат, соответствующих времени изменения состояния каждого из триггеров.

Такой последовательный характер работы является причиной двух недостатков последовательного счетчика:. Допустимая скорость счета в счетчиках обоих типов определяется максимальной скоростью переключения одного триггера. Определяя максимальную скорость счета последовательного счетчика, следует учитывать наиболее неблагоприятный случай изменения состояния всех т триггеров.

Суммарную продолжительность переходного процесса комбинационные логические схемы реферат определить как сумму времен запаздывания отдельных элементов, соединяющих триггеры, и времен срабатывания всех триггеров.

Найденное таким образом максимальное время перехода счетчика из одного состояния в другое следует считать предельным. Обычно реальное время перехода меньше предельного, так как в ряду последовательно включенных триггеров данный триггер начинает переход из одного состояния в другое еще до окончания переходного процесса в возбуждающем его элементе. Последовательный характер переходов триггеров счетчика является источником ложных сигналов на его выходах.

Это означает, что при переходе из состояния 7 в состояние 8 на выходах счетчика на короткое время появятся состояния 6; 4; 0. Эти дополнительные состояния могут вызвать неправильную работу других устройств. В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно, что уменьшает время протекания переходных процессов. В этом случае получим параллельный счетчик. Пример схемы суммирующего счетчика приведен на рисунке 5.

Здесь счетные импульсы одновременно поступают на входы синхронизации Т всех триггеров, а на разрешающие входы V подаются сигналы, определяющие конкретные триггеры, которые изменяют свое состояние при данном входном импульсе.

Иногда точка подразумевается. Рисунок 2. Здесь каждый триггер может находиться только в двух режимах: счетном режим Т-триггера и хранения.

Принцип работы счетчика следует из таблицы. Параллельный суммирующий счетчик на основе JK-триггеров приведен на рисунке 5. Здесь каждый триггер может находиться только в реферат режимах: счетном режим Т-триггера и хранения. Логика работы полностью соответствует описанию схемы, представленной на рисунке 5. Комбинационные логические требуются счетчики, допускающие вести счет, как схемы прямом, так и обратном направлении, то есть реверсивные.

Принцип их построения основан на использовании вентильных элементов, позволяющих организовать переключение режима работы. Один из вариантов реверсивного параллельного счетчика на TV-триггерах представлен на рисунке 5.

Комбинационные логические схемы реферат 742

В первом случае будут открыты верхние по схеме вентили И, поэтому сигналы переноса будут браться с прямых выходов триггеров, во втором случае открыты нижние вентили, и сигналы переноса проходят с инверсных выходов триггеров. В некоторых устройствах требуется счетчики с коэффициентом счета не равным 2n или с переменным коэффициентом счета.

  • Таким образом, каждому сигналу на входе или выходе двоичного элемента ставится в соответствие логическая переменная, которая может принимать лишь два значения: состояние логической единицы событие истинно и состояние логического нуля событие ложно.
  • Обычно реальное время перехода меньше предельного, так как в ряду последовательно включенных триггеров данный триггер начинает переход из одного состояния в другое еще до окончания переходного процесса в возбуждающем его элементе.
  • К соседним произведениям применим закон склеивания, в результате чего уменьшаются число суммируемых произведений и на единицу — число переменных.
  • Рисунок 1.
  • Таким образом, на этапе структурного синтеза решается задача построения комбинационной схемы, реализующей заданную совокупность булевых функций и удовлетворяющей заданным требованиям быстродействия и надежности.

Один из возможных способов его изменения заключается в изменении логической структуры схемы в зависимости от сигналов управления коэффициентом счета.

Смысл изменения заключается в изменении числа состояний счетчика, так как Ксч равен именно этому числу. Предположим, что необходимо разработать параллельный счетчик, ведущий счет комбинационные логические схемы реферат модулю 5. Минимальное число триггеров, обеспечивающее коэффициент счета 5, равно трем.

Действительно, счетчик, содержащий три триггера, может находиться в одном из восьми состояний включая нулевое состояние Три состояния счетчика должны быть запрещены. Таким образом, количество импульсов, которые сосчитает счетчик до перехода в исходное состояние уменьшится на величину занесенного числа. Определение параметров транзистора по его статическим характеристикам. Построение комбинационной логической схемы на электромагнитных реле. Разработка электрических схем параллельного и последовательного суммирующих счётчиков.

Состояние триггеров. Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно.

Комбинационные логические схемы реферат 2096

Преобразование двоичного числа. Расчет номиналов сопротивлений. Циклограмма работы механизма, таблица включений. Построение функциональной схемы дискретного автомата. Выбор элементной базы из интегральных микросхем средней степени интеграции. Различают ИМС малой, средней, большой и сверхбольшой степени интеграции. Коэффициент объединения U по выходу коэффициент разветвления логического элемента ИМС задает максимальное число входов логических элементов, которые могут быть соединены с выходом данного логического элемента без нарушения режима его работы.

Если некоторый логический элемент КС оказался перегруженным по выходу после окончания проектирования КСто необходимо произвести эквивалентное преобразование структуры КС с комбинационные логические схемы реферат его разгрузки.

Это преобразование сводится либо к введению в КС специальных усилителей-формирователей, либо к дублированию данного логического элемента. Распространение сигнала по КС в зависимости от задержек логических элементов, через которые он проходит, характеризует быстродействие КС. Прохождение сигналов по различным путям в КС вызывает появление различных задержек, что может послужить причиной неустойчивого функционирования КС.

Современные средства вычислительной техники собираются из ИМС, типовых как по физическим принципам функционирования, так и по выполняемым логическим функциям. В процессе реализации конкретных схем решаются задачи обеспечения необходимых характеристик надежности. В общем случае эти характеристики могут быть рассчитаны, исходя из надежностных характеристик элементов и конкретной схемы это касается не только комбинационных схем.

В тех комбинационные логические схемы реферат, когда расчетная надежность не удовлетворяет исходным требованиям, применяются специальные методы повышения комбинационные логические схемы реферат.

Среди них наиболее интересными, с точки зрения теории цифровых автоматов, являются методы контроля работы схем с использованием помехоустойчивых кодов. Таким образом, на этапе структурного синтеза решается задача построения комбинационной схемы, реализующей заданную совокупность булевых функций и удовлетворяющей заданным требованиям быстродействия и надежности.

Реферат по днк и рнкЭссе такая разная осеньДоклад на тему елизавета 1 тюдор
Эссе по истории мировых цивилизацийРеферат на тему керамзитДетский оздоровительный лагерь доклад
Реферат методы правового регулированияВсе о гипнозе рефератОтчет по производственной практике введение

При проектировании КС на логических элементах И, ИЛИ, НЕ и комбинационные логические схемы реферат ограничений на число входов элементов пользуются изложенными ранее методами минимизации булевых функций. При наличии ограничений наиболее простым методом является применение специальных ИМС, называемых расширителями и имеющихся в комплектах ИМС. Расширители позволяют увеличить, в случае необходимости, число входов логического элемента путем включения дополнительного точно такого же логического элемента на один из входов основного.

Сумма токов через транзисторы дифференциального каскада постоянна, в зависимости от логического уровня на входе изменяется лишь то, через какой из транзисторов течёт этот ток. Это приводит к тому, что быстродействие ЭСЛ-элемента при той же технологии тех же характеристиках транзисторов гораздо больше, чем ТТЛ-элемента, но больше и потребляемый ток.

К тому же, разница между логическими уровнями у ЭСЛ-элемента намного меньше, чем у ТТЛ меньше вольтаи, для приемлемой помехоустойчивости, приходится использовать отрицательное напряжение питания а иногда и применять для выходных каскадов второе питание.

Одним из основных логических элементов является инвертор. Инвертирующими каскадами являются однотранзисторный каскад с общим эмиттером, однотранзисторный каскад с общим истоком, двухтранзисторный двухтактный выходной каскад на комплементарных парах транзисторов с последовательным включением транзисторов по постоянному току применяется в ТТЛ и КМОПдвухтранзисторный дифференциальный каскад с параллельным включением транзисторов по постоянному току применяется в ЭСЛ и др.

Но одного условия инвертирования недостаточно для применения инвертирующего каскада в качестве логического инвертора. Логический инвертор должен иметь смещённую рабочую точку на один из краёв проходной характеристики, что делает каскад неустойчивым в середине диапазона входных величин комбинационные логические схемы реферат устойчивым в крайних положениях закрыт, открыт.

Такой характеристикой обладает компараторпоэтому логические инверторы строят как компараторы, а не как гармонические усилительные каскады с устойчивой рабочей точкой в середине диапазона входных величин.

Комбинационные логические схемы реферат 7223920

Таких каскадов, как и контактных групп релеможет быть два вида: нормально закрытые разомкнутые и нормально открытые замкнутые. Комбинационными называются такие логические устройства, выходные сигналы которых однозначно определяются входными сигналами:.

Все они выполняют простейшие двоичныетроичные или n-ичные логические функции. Последовательностными называют такие логические устройства, выходные сигналы которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.

[TRANSLIT]

Материал из Википедии — свободной энциклопедии.

2 comments